⑩日本国特許庁(JP)

⑩特許出願公開

⑫公開特許公報(A) 平3-237692

⑤Int. Cl. 5

識別記号

庁内整理番号

@公開 平成3年(1991)10月23日

G 11 C 16/04 11/21 H 01 L 27/115

8522-5B

G 11 C 17/00 H 01 L 27/10 7131-5B 8831-5F

308 434

審査請求 未請求 請求項の数 1 (全11頁)

60発明の名称

不揮発性多值記憶装置

願 平2-33438 ②特

願 平2(1990)2月13日 29出

明 沯 仍発

紀夫

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内 神奈川県川崎市中原区上小田中1015番地

富士通株式会社 の出 願 人

啓三 弁理士 岡本 個代 理 人

1. 発明の名称 不揮発性多確記性裝置

2. 特許請求の範囲

n値の外部入力データ(Din)及び書き込み/ 銃出制御信号(H/R)を入力してレベル選択信号 (L 1), 書き込み/銃出制損信号(H/R)及び 読み出し選択信号(LA)を出力する制御手段 (11)と、前記レベル選択信号(L1)及び書 き込み/読出制御信号(W/NI)を入力して特定レ ベル量(M)を出力するレベル選択手段(12) と、前記特定レベル量(M)を素子選択信号(A DR) に基づいて格納する記律手段(13)と、前 記案子選択信号(ADR),レベル選択信号(L 1) · 及び読み出し選択信号·(LA) に基づいて読み出 された2値の出力データ(RD)を判定してn値 の外部出力データ(Dout)に変換する出力値判 定手段(14)とを具備し、

前記記位手段(13)の一記性素子が複数の量 的記憶状態の内の一つの記憶状態を保持すること を特徴とする不厚発性多値記憶装置。

3. 発明の詳細な説明

(目次]

极要

産業上の利用分野

従来の技術(第8図)

発明が解決しようとする課題

課題を解決するための手段(第1回)

(1)第1の実施例の説明(第2~第4図)

(ii) 第2の実施例の説明 (第5回)

(前)第3の実施例の説明(第6図)

(iv) 第4の実施例の説明 (第7回)

発明の効果

(福 要)

不揮発性多値記憶装置、特に電気的に情報の書 換えが可能で電源を切っても情報が消えない性質 (不揮発性)を有するEPROM (Electrical ly Erasable Programmable Read Only Memory)

や磁気記憶装置の記憶機能の拡張に関し、

該BEPROM等の記憶状態を2以下に設定することなく、 き込み/読出機能を工夫して1ピットに2億以上の記憶状態を持たせ、データ記憶素子数の低減化を図ることを目的とし、

書き込み/統出制御回路1は、2値の外部入力 データDinに基づいてアドレスADR、書き込み/ 統出制御信号S1及び消去信号S2を出力するも のである。記憶素子2は、破線円内図に示すよう に一つの記憶細胞がピット線BLに接続された選 訳トランジスタT1とフローティングゲート電医 FGを持つメモリトランジスタT2から成る。

当該装置の機能は、外部入力データ、Dinに基づいてデータを書き込む場合には、セレクトゲートSGを介して選択トランジスタで1が活性化され、選択されたメモリトランジスタで2のコントロールゲートCGがドレインDに対して正に設定され、書き込み電圧発生回路3によりフローティングゲート電極下Gに電荷をが注入されて関値電圧が上げられる。

また、外部入力データ Dinに基づいてデータを 読み出す場合には、記憶素子 2 にアドレス A DRを 指定する。これにより、選択されたメモリトラン ジスタT 2 の 2 値の外部出力データ Dout を得る ことができる。

(産業上の利用分野)

本発明は、不揮発性多値記憶装置に関するものであり、さらに詳しく言えば、電気的に情報の書換えが可能で電源を切っても情報が消えない性質(不揮発性)を有するEEPROMや磁気記憶装置の記憶機能の拡張に関するものである。

近年、データ処理装置の高機能・高性能化の要求に伴い、該処理装置が取り扱うデータは膨大な量となり、そのデータ記憶装置の記憶容量の増大 化が余儀無くされている。

そこで、1ピットに2値以上の記憶状態を持たせ、データ記憶素子数の低減化を図ることができる記憶装置の要望がある。

{従来の技術)

第8回は、従来例に保る不揮発性2値配憶装置 の構成図である。

図において、EEPROM等の不揮発性2値記 性装置は、書き込み/競出制御回路1と記憶素子 2及び書き込み電圧発生回路3等から成る。

なお、データを消去する場合には、コントロールゲートCGを接近してドレインDに逆向の高電圧を印加する。これにより、電荷をが放出されてデータが消去される。

(発明が解決しようとする課題)

このため、データ記憶装置のメモリ容量の増設 化が余機無くされている。この場合のメモリ容量 は2°に比例するものである。

これにより、一つの記憶装置に多くのデータ記 **世業子の形成要求がされることから、半導体集積 回路装置の高集積化の妨げとなるという問題がある。**

本発明はかかる従来例の問題点に鑑みて制作さ

れたものであり、EEPROM等の記憶状態を2 以下に設定することなく、書き込み/流出機能を 工夫して一つの記憶細胞に2億以上の記憶状態を 持たせ、データ記憶素子数の低減化を図ることを 可能とする不揮発性多値記憶装置の提供を目的と する。

(課題を解決するための手段)

第1図は、本発明に係る不揮発性多値記憶装置 の原理図を示している。

その装置は、n値の外部入力データDia及び書き込み/統出制額信号N/R を入力してレベル選択信号L1、書き込み/統出制額信号N/R 及び読み出し選択信号LAを出力する制御手段11と、前記レベル選択信号L1及び書き込み/読出制額信号N/R を入力して特定レベル量Mを出力するレベル選択手段12と、前記特定レベル量Mを案子選択信号ADRに基づいて格納する記憶手段13と、前記案子選択信号ADR、レベル選択信号L1及び映み出し選択信号LAに基づいて統み出された2

レベル量Mが格納される。この際の特定レベル量Mの格納方法は、例えばEEPONの場合には電荷注入量をフィードバック制御しながら変化させ、関値電圧レベルを変化させることで、一つの記憶素子を3値の外部入力データDinに基づく3つの記憶状態のいずれか一の状態にすることができる。

また、データ統出時には、業子選択信号ADRに基づいて指定された記憶手段13の一つの記憶素子の記憶状態が制御手段11及び出力値判定手段14により判定され、判定結果が読み出し選択信号LA基づいて3値の外部出力データDout として出力される。

このため、従来例の2値の記憶装置のメモリ容量を 量2°に比べて3値の記憶装置のメモリ容量を 3°に拡張することができる。このことで、データ処理装置の高機能・高性能化の要求に伴うデータ量が膨大化された場合であっても十分対処する ことが可能となる。

これにより、データ記憶素子数の削減をすることができることから半導体集和回路装置の高温箱

値の出力データRDを料定してn値の外部出力データDout に変換する出力値判定手段14とを具備し、前記記憶手段13の一記憶業子が複数の量的記憶状態の内の一つの記憶状態を保持することを特徴とし、上記目的を達成する。

(作用)

本発明によれば、特定レベル量Mを煮子選択信号ADRに基づいて格納する記憶手段13にレベル 選択手段12と出力値判定手段14とが設けられている。

例えば、3位の外部入力データDla及び書き込み/読出制御信号W/Rを入力した制御手段11からレベル選択信号Llがレベル選択手段12と出力値判定手段14に、読み出し選択信号LAが出力値判定手段14に、書き込み/読出制御信号W/Rがレベル選択手段12にそれぞれ出力される。これにより、データ書き込み時には、素子選択信号ADRに基づいて指定された記憶手段13の一記憶業子に3値の外部入力データDinに基づく特定

化を図ることが可能となる。

(実施例)

次に図を参照しながら本発明の実施例について 説明をする。

第2~第7回は、本発明の実施例に係る不輝発性多値記憶装置を説明する図である。

(i)第1の実施例の説明

第2図は、本発明の各実施例の係る3値EEP ROMの構成図を示している。

図において、21は制御手段 I 1の一実施例となる書き込み/統出制御回路であり、3値の外部入力データ Diaを入力してレベル選択信号 S 00. S 01, S 11, 書き込み/統出制御信号 H/R, 統出し制御信号 S R, ラッチ選択信号 (統み出し選択信号) L A 及び消去/書き込み選択信号 S E を出力するものである。

2 2 はレベル選択手段 1 2 の一実施例となるレベル選択回路であり、バルス信号発生回路22 a ,

統出電圧発生選択回路22 b、パルス電圧選択回路22 c 及びゲート回路22 d から成る。パルス電圧選択回路22 c は、書き込み制御信号 S W 及びレベル選択信号 L 1 に基づいて 3 つの書き込みパルス電圧、例えば、20、10、0 (V) を選択し、パルス信号発生回路22 a からそれを選択出力させるものである。

統出電圧発生回路22 b は、統出し制御信号SRに基づいて2つの統出電圧、例えば、3,5 (V)を出力するものである。ゲート回路22 d は、書き込み/統出制御信号H/R 及び消去信号SEに基づいて書き込み或いは消去パルス又は決出電圧に切り換えて、それをワード線WL1~WLnを選択するトランジスタTH1~THn或いは消去用トランジスタTrEI に出力するものである。

2 3 は記憶手段 1 3 の一実施例となる m×n 個のメモリ素子であり、特定レベル量 M として電荷量を結納するものである。またメモリ素子 2 3 は、フローティングゲート電振F G を持つメモリトランジスタ T M と出力信号の比較増福回路 23 a から

書き込もうとしているデータとを比較し、その比 較結果を朝御回路21にフィードバックするもの である。

これらにより、本発明の各実施例に係る3億日 BPROMを構成する。

次に、当該EEPROMの動作について説明を する。

第3回は、本発明の第1の実施例に係る書き込み時の動作フローチャートである。

図において、まず、ステップP1でアドレスADRを指定する。この際に、3値の外部入力データDinを入力した書き込み/読出制御回路21がレベル選択信号S00、S01、S11をパルス電圧選択回路22 にに書き込み/読出制御信号W/Rをゲート回路22 に、書き込み制御信号SWをパルス信号発生回路22 aに、それぞれ出力をする。

次いで、ステップ P 2 でパルス信号発生回路22 a を活性化してデータ書き込みをする。この際の データ書き込みは、同図の破線円内図に示すよう なパルス信号の振幅変調方式による。この変調方 成る。トランジスタTMのコットロールゲートCCはトランジスタTM1~TWnに、そのソース Sは接地線 G NDに、そのドレイン D はピット線選択トランジスタTB1~TB=にそれぞれ接続される。 さらに、比較増幅回路23 B は出力値判定回路2 4 に接続される。これにより、メモリトランジスタTMはピット線 B L1~B Le とワード線 W L1~W Lnの交点によって選択されたデータが読み出される。

24は出力値判定手段14の一実施例となる比較判定出力回路であり、ラッチ回路24a。ゲート回路24b及び比較器24cから成る。ラッチ回路24aは、統出制御信号SRに基づいて2つの統出電圧3,5(V)が選択回路22bに出力されたときに、当該領出電圧のときの出力データRDを記せするものである。また、出力データRDはラッチ選択信号LAに基づいて出力される。

ゲート回路24 b は、ラッチ回路24 a の出力データ D R を 3 値の外部データ Dout に変換するものである。また、比較器24 c は選択されたメモリトランジスタTMから読出された出力データ D R と

式は、予め、3値の外部入力データ Din = (0.1/2 、1)に対応した書き込み電圧 0(V) 、10(V) 、20(V) に基づいて、指定されたメモリ素子 2 3のフローティングゲート F G への電荷注入量を変化させるものである。これにより、メモリトランジスタ T M の限値電圧が 3 段階に設定され、3 つの記憶状態のうちーの状態を接トランジスタ T M に持たせることができる。

次に、ステップP 3 で仮り読出し処理をする。この際の該出し処理は、予め規定されたトランジスタT M の関値電圧になる電荷が注入されたか、否かを判定するためのものである。 その処理は、誘出し制御信号 S R により活性化された飲出電圧発生回路 2 2 b が 2 つの読出電圧 3 、5 (V)を2回に分けてメモリトランジスタT M のコントロールゲート C G に印加することにより行われる。

その後、ステップ P 4 で書き込みデーター出力 データの比較判定をする。

次いで、ステップ P 5 で他のアドレス A DRの処理をする。

a was asked on the second of t

特開平3-237692(5)

第4回は、本発明の第1の実施例に係る統出し 時の動作フローチャートを示している。

図において、まず、ステップP1でアドレスA DRを指定する。

次いで、ステップP2で統出電圧発生回路22b 及びラッチ』(LATCH1)を活性化して統出処理 をする。この際の読出処理は、読出し勧御信号S Rにより活性化された読出電圧発生回路22bが続 出電圧3(V)をメモリトランジスタTMのコン トロールゲートCGに印加することにより行われ

次いで、ステップP3でトランジスタTMのO N/Ogg動作の判定が行われ、ラッチ1に出力デ ータDRが記憶される。

次に、ステップP4で制御回路21からの統出 し制御信号SRによって読出電圧5(V〕を選択 する信号が銃出電圧発生回路22 b に与えられる。 これにより、映出電圧5(V)がメモリトランジ スタTMのコントロールゲートCGに印加される。 この際に信号LAによりラッチ1は、不活性化さ

される。

次いで、ステップP7で他のアドレスADRの処 理をする。

(ii) 第2の実施例の説明

第5図は、本発明の第2の実施例に係る書き込 み時の動作フローチャートを示している。

図において、第1の実施例と異なるのは、第2 の実施例ではパルス信号発生回路22 a が、パルス 回数制御方式に基づいてデータ書き込みをするも のである。

すなわち、第2図のEEPROMの構成図にお いて、パルス信号発生回路22aは書き込み動御信 号SWに基づいて設幅一定であって、パルス回数 が異なる書き込みパルス電圧を選択回路22cに出 力するものである。

従って、書き込み時の動作は第1の実施例と同 様に、まず、ステップP1でフドレスADRを指定

次いで、ステップP2で き込みパルスを任意

れ、ステップP3の出力データDRが保存される と同時に、ラッチ2(LATCH2)が活性化される。

さらに、ステップPSでステップPSと同様に 読み出しが行われ、ラッチ2に出力データRDが 記憶される。

その後、ステップP6でラッチ1.2のデータ RDが出力値判定回路24 b により3値のデータに 変換出力される。例えば、読出電圧3.5 (V) に対して、弦トランジスタTMが全て「ON」動 作したときには、3位の外部出力データDest = 」を出力する。また、統出電圧3(V)に対して 数トランジスタTMが「OFF」動作し、統出電圧 5 (Y)に対して「ON」動作したときには、3 値の外部出力データ Dout = 1/2 を出力する。

さらに、統出電圧3.5(V)に対して、該ト ランジスタTMが全て「OPP」助作ししたときに は、3位の外部出力データDout = 1を出力する。 なお、これらの3値の外部出力データ Dout = 〔0, 1/2, 1〕は、2値のデジタル信号0→ 00,1/2→01又は10.1→11にして伝送

回数入力する。この際のデータ書き込みは、同図 の破線円内図に示すようなパルス回数制御方式に よる。この制御方式は、3種の外部入力データD in = [0, 1/2, 1]に対応して、例えば書き込 み回数 0. 2. 4 (回)に基づいて、指定された メモリ素子23のフローティングゲートFGへの 電荷往入量を変化させるものである。これにより、 第1の実施例と同様にメモリトランジスタTMの 関値電圧が3段階に設定され、3つの記憶状態の うちの一の状態を抜トランジスタTMに持たせる ことができる。

次に、ステップP3で仮り読出し処理をする。 この際の銃出し処理は、予め規定されたトランジ スタTMの閾値電圧になる電荷が注入されたか、 否かを判定するためのものである。その処理は、 第1の実施例と同様である。

その後、ステップPAで書き込みデーター出力 データの比較判定をする。この際の判定も、第1 の実施例と同様である。

次いで、ステップP5で他のアドレスADRの処

. * P. 124 .

理をする。

なお、読出処理動作は第1の実施例と同様であるため説明を省略する (第4図参照)。

(前) 第3の実施例の説明

第6図は、本発明の第3の実施例に係る書き込み時の動作フローチャートを示している。

図において、第1、第2の実施例と異なるのは、 第3の実施例ではパルス信号発生回路22 a が、パ ルス幅変調方式に基づいてデータ書き込みをする ものである。

すなわち、第2図のEEPROMの構成図において、パルス信号発生回路22 a は書き込み制御信号 SWに基づいて振幅一定であって、パルス過電 新聞が異なる書き込みパルス電圧を選択回路22 c に出力するものである。

従って、書き込み時の動作は第1、第2の実施 例と同様に、まず、ステップ P 1 でアドレス A DR を指定する。

次いで、ステップP2で書き込みパルスの通覚

理をする。

なお、読出処理動作は第1. 第2の実施例と同様であるため説明を省略する(第4図参照)。

(iv) 第4の実施例の設明

第7回は、本発明の第4の実施例に係る書き込み時の動作フローチャートを示している。

図において、第1、第2、第3の実施例と異なるのは、第4の実施例ではパルス信号発生回路22aが、固定パルスを1回のみ発生し、比較回路24cと制御回路21とで出力値を監視しながら外部入力データDinと外部出力データDoutとが一致するまで書き込みをするものである。

すなわち、第2図のEEPROMの構成図において、制御回路21内に第7図に示した動作フローチャートのステップP4→P6→P2又はP7を実行することが可能なプログラムをハードウエア上で実現するものである。

この際の書き込み方式は、ステップ P2の破線 円内図に示すように、例えば、3値の外部入力デ 時間を任意に変える。こののデータ書き込みは、同図の破壊円内図に示すよう値の外部入力データを設置方式は、3値の外部入力がよる。この次調方式は、3位の外部入力に対力がある。これに対対である。これにより大量を変換を設定され、3つの記憶を設け、類2の実施列と同様に設定され、3つの記憶を設ける。ことができる。とができる。ことができる。これによりに対して対対を対してある。これによりに対してある。これによりに対してある。これによりに対してある。これによりに対してある。

次に、ステップP3で仮り読出し処理をする。 この際の読出し処理は、予め規定されたトランジスタTMの隣値電圧になる電荷が注入されたか、 否かを判定するためのものである。その処理は、 第1, 第2の実施例と同様である。

その後、ステップP4で書き込みデータ=出力 データの比較判定をする。この際の判定も、第1, 第2の実施例と同様である。

次いで、ステップPSで他のアドレスADDの処

これにより、第1. 第2 第3の実施例と同様にメモリトランジスタTMの関値電圧が3段階に設定され、3つの記憶状態のうちの一の状態を抜トランジスタTMに持たせることができる。

なお、その他の動作は第1, 第2, 第3の実施 例と同様であるため説明を省略する(第4回参照)。 また、第4の実施例では、第1, 第2, 第3の 実施例に比べて、製造プロセス精度を原因とする メモリ素子 2 3 のバラツキに対して固定パルスを 1 回加える毎に書き込みデータ=出力データを判 定することにより、他の書き込み動作に比較して 高速化を図ることができる。

このようにして、本発明の各実施例によれば、 電荷量を格納する複数のメモリ素子23にレベル 選択回路22と出力値判定回路24とが設けられ ている

このため、データ書き込み時には、アドレスADRに基づいて指定されたメモリ素子23のメモリトランジスタTMに3値の外部入力データDinに基づく電荷量がフィードバック制御されながら変化し、閾値電圧レベルを変化させることで、該トランジスタTMを3値の外部入力データDinに基づく3つの記憶状態のいずれかーの状態にすることができる。

また、データ銃出時には、アドレス ADRに基づいて指定されたメモリ素子 23の一つのトランジスタTMの記憶状態が出力値判定回路 24により

判定され、その判定結果に基づいて 3 値の外部出力データ Dout = (0, 1/2, 1) が出力される。

このため、従来例の2値の記憶装置のメモリ容量を 量2°に比べて3値の記憶装置のメモリ容量を 3°に拡張することができる。このことで、データ処理装置の高機能・高性能化の要求に伴うデータ量が膨大化された場合であっても十分対処する ことが可能となる。

これにより、データ記憶素子数の削減をすることができることから半導体集積回路装置の高集積 化を図ることが可能となる。

なお、本発明の各実施例では特定レベル量Mに 電荷量を用いた3値のEEPRROMの場合につ いて述べたが、それ以上のn値のEEPRROM についてもトランジスタ特性が許容される限り、 メモリ容量の削減を図ることができる。また、該 特定レベル量Mに避荷量を用いる磁気記憶装置に ついても関機な効果が得られる。

(発明の効果)

以上説明したように、本発明によれば配信手段の一記律案子に3値の外部入力データに基づく電荷量を格納することによって、弦楽子を3つの記憶状態のいずれか一の状態にすることができる。

このため、指定された記憶素子の3つの記憶状態のいずれかを判定出力することにより、記憶装置のメモリ容量を3 * に拡張することができる。このことで、データ記憶素子数の削減が図られ、半導体集積回路装置の高集積化をすることが可能となる。

これにより、脚大のデータ量を扱うデータ処理 装置の高機能・高性能化に寄与するところが大き いる。

4. 図面の簡単な説明

第1回は、本発明に係る不揮発性多値記憶装置 の原理図、

第2回は、本発明の各実施例に係る3値BEP ROMの構成図、 第3回は、本発明の第1の実施例に係る書き込 み時の動作フローチャート、

第4図は、本発明の第1の実施例に係る統出し 時の動作フローチャート、

第5図は、本発明の第2の実施例に係る書き込み時の動作フローチャート、

第6図は、本発明の第3の実施例に係る書き込み時の動作フローチャート、

第7回は、本発明の第4の実施例に係る書き込み時の動作フローチャート、

第8回は、従来例に係る不揮発性2値記憶装置の構成回である。

(符号の説明)

- 11…制御手段、
- 12…レベル選択手段、
- 13…記憶手段、
- 14…出力值判定手段、
- 15…制御手段、
- L1…レベル選択信号、
- LA… 読み出し選択信号、

i/R ···書き込み/統出制御信号、

ADR…素子選択信号、


M…特定レベル量、

Din ··· n 値の外部入力データ、

DR…2値の出力データ、

Dout …n値の外部出力データ、


特許出願人 富士迪株式会社 代理入弁理士 岡本 啓三




本発明に係る不揮発性多値記憶装置の原理図

第1 因


The appropriate the state of th





本発明の第1の実施例に係る書込み時の動作フローチャート

第 3 図




-691-

g space 2 Mg.


第4図

1...




本発明の第2の実施例に係る書込み時の動作フローチャート

第 5 図



本発明の第3の実施例に係る 込み時の動作フローチャート

第 6 図



従来例に係る不揮発性 2 値記憶装置の構成図 第 8 図